CPU

Intel e le prossime novità  Cpu e Gpu

Redazione | 18 Marzo 2008

Nella serata di ieri Intel ha annunciato alla stampa una serie di novità  che verranno trattate in maniera approfondita nel prossimo Spring Developer Forum, classico appuntamento primaverile che quest’anno si terrà  nella cittò di Shanghai.

Nehalem: il nuovo Core

nehalem.jpgNehalem si contende con Larrabee l’attenzione futura del grande pubblico. Da questa parte abbiamo una nuova Cpu che, grazie alle migliorie introdotte, promette aumenti prestazionali davvero notevoli; dall’altra un chip di concezione completamente nuova, che troverà  però probabilmente spazio nei Pc del prossimo futuro.

Nehalem rappresenta la fase “tock” dell’evoluzione Intel; basato sull’ormai collaudato (o almeno lo sarà  quando Nehale uscirà  definitivamente sul mercato) processo produttivo a 45 nm, proporrà  un’architettura innovativa rispetto all’attuale.

 

nehalem-550.jpg

Le intenzioni iniziali di Intel si sono però rivelate in questo caso sbagliate; Nehalem sarà  si un’architettura nuova, ma avrà  molti punti di contatto con Core e Penryn dal punto di vista concettuale delle operazioni. Nehalem rappresenta probabilmente il miglior esempio di compromesso tra evoluzione (dalle architetture precedenti) e rivoluzione (grazie alle nuove caratteristiche) che Intel ci abbia mai proposto.

Nehalem MultithreadLe Cpu Nehalem integreranno da 2 a 8 core distinti, con il supporto alla tecnologia Multi-Threading, per un totale massimo di 16 thread concorrenti gestibili contemporaneamente.

Le novità  più importanti riguardano inoltre il memory controller integrato a triplo canale (solo di tipo Ddr3), una nuova cache L3, istruzioni multimediali Sse 4.2 e il nuovo bus QPI.

Grazie a quest’ultima caratteristica Intel abbandonerà  uno degli ultimi elementi che accomunavano le moderne Cpu a quelle prodotte quattro o cinque anni fa: il Front Side Bus.

nehalem-1.jpgIl QPI permetterà  al processore di gestire una banda massima di più di 25 Gbyte/s, permettendo uno scambio di informazioni il più rapido possibile con il chip Tylersburg che governerà  le schede madri con i nuovi processori.

L’evoluzione architetturale permetterà  miglioramenti nelle prestazioni grazie al supporto di 128 micro-istruzioni parallele; mentre Core era in grado di utilizzarne al massimo 96.

Nuovi algoritmi permetteranno un migliore accesso alla cache, oltre a migliorare la sincronizzazione tra i differenti livelli di essa. Riprogettati completamente gli algoritmi di branch prediction, con il supporto contemporaneo a due livelli indipendenti. Il return stack buffer, la cui velocità  nel rinominare i dati in uscita è di fondamentale importanza per le prestazioni globali è inoltre stato notevolmente potenziato.

La cache di Nehalem

 

In Nehalem vedremo inoltre una nuova gestione delle cache dei processori. Ciascun core avrà  2 cache L1 da 32 Kbyte per dati e istruzioni, oltre a una L2 da 256 Kbyte dedicata. L’unica cache condivisa sarà  di conseguenza quella di terzo livello, presente nel quantitativo base di 8 Mbyte.

nehalem-2.jpg

 

 

Grazie inoltre al QPI sarà  possibile connettere tra di loro due processori Nehalem, eliminando i colli di bottiglia e permettendo la costruzione di sistemi avanzati simili allo Skulltrail disponibile attualmente, oppure piccoli server biprocessore basati sulle nuove Cpu Nehalem.

 

Sandy Bridge: il futuro

Intel ha voluto anche svelare qualche anticipazione su Sandy Bridge, la nuova architettura (anche qui un “tock”) che vedrà  la luce nel 2010. Basata su un processo produttivo a 32 nm (introdotto con una revision di Nehalem chiamata Westmere nel 2009) adotterà  nuove tecniche per velocizzare l’esecuzione delle operazioni.

L’architettura interna è per ora ovviamente sconosciuta, ma le informazioni preliminari parlano dell’aumento della dimensione dei vettori Sse tramite AVX (Intel Advanced Vector Extension) da 128 a 256 bit, con un conseguente raddoppio della potenza di calcolo.

< Indietro Successivo >